Question

Makefile 是如何工作的？其中的宏定义分别是什么意思？

Answer 1

你问的问题就好比一个国家是如何运作的。其中各个部委都是干什么的。因此有点难以回答。不过可以从以下几点进行简单解释：
makefile是一个文本文件，用于描述程序源代码之间以及程序可执行代码与源代码之间的依赖关系。
简单例子：最终编译生成的可执行文件ab.out是由a.c和b.c共同编译生成的，那么make文件就要写两行：
ab.out: a.c b.c
gcc a.c b.c -o ab.out
第一行描述了依赖关系，第二行描述了依赖关系是如何达成的。
更复杂的例子：最终编译生成的可执行文件ab.out是由a.c和b.obj功能编译生成的，而b.obj是由b1.c和b2.c编译而成，那么要写好多行：
ab.out: a.c b.obj
gcc a.c b.obj -o ab.out
b.obj: b1.c b2.c
gcc -c b1.c b2.c -o b.obj
这就是makefile的工作方法。
关于宏定义，简单点说就是文本替换。为了方便使用不同的编译器或者编译环境以及硬件环境，一些复杂的软件使用了大量的宏定义来代替诸如“gcc”这样的最基本的东西。不要太在意红定义，多看，从简单的看起，就会了。

Answer 2

不同的make除了相似之处外，有很多不同的细节，你这样问，我只能说，一般从一个总的目标开始，根据依赖关系进行处理。网上有教程，自己看看。

Answer 3

。#用来把参数转换成字符串，##则用来连接两个前后两个参数，把它们变成一个字符串。
#include <stdio.h>
#define paster( n ) printf( "token " #n" = %d\n ", token##n )
int main()
{
int token9=10;
paster(9);
return 0;
}
输出为
[leshy@leshy src]$ ./a.out
token 9 = 10
另外,团IDC网上有许多产品团购,便宜有口碑