Xilinx ISE 10.1如何生成顶层文件(.sch)

我有很多VHDL编好的模块(e.g如图),但是不知道怎么把这些模块组合在一起生成顶层文件,请高手帮忙解答一下,谢谢!... 我有很多VHDL编好的模块(e.g如图),但是不知道怎么把这些模块组合在一起生成顶层文件,请高手帮忙解答一下,谢谢! 展开
 我来答
百度网友726a5a9
2011-04-20 · TA获得超过393个赞
知道答主
回答量:237
采纳率:0%
帮助的人:69.3万
展开全部
先在桌面建立一个文本,然后把你要组合的字母(图片中的字母)复制到一起。中间加“/*@”就可以了。千万不要加错地方了!否则会失效!
追问
然后呢?放在ISE里运行吗?是以什么格式加入到工程里呢?工程里没有.txt文件啊
追答
我知道,你说的是做sch文件,最适合你的方法还是先做VHDL来编写
百度网友563c991
推荐于2016-10-01 · TA获得超过172个赞
知道答主
回答量:38
采纳率:0%
帮助的人:25.5万
展开全部
顶层文件是要自己编写的。它是将所有的模块都连接起来的一个主程序,就类似于C语言中的main函数,所有的输入输出端口都是在顶层程序中。
追问
顶层文件是也要用VHDL编写吗?这些是我从网上下载的一个完整的工程,有顶层文件,但不是VHDL编写的,是.sch文件,我不知道怎么生成的,因为是新手,只是想找个程序试试板子,我想改一些模块,重新生成新的顶层文件。
追答
顶层文件当然要用VHDL编写,编写的方法是调用各个子模块,把子模块的输入输出端口写出来,最后再把各个子模块的功能连接起来。
本回答被提问者采纳
已赞过 已踩过<
你对这个回答的评价是?
评论 收起
推荐律师服务: 若未解决您的问题,请您详细描述您的问题,通过百度律临进行免费专业咨询

为你推荐:

下载百度知道APP,抢鲜体验
使用百度知道APP,立即抢鲜体验。你的手机镜头里或许有别人想知道的答案。
扫描二维码下载
×

类别

我们会通过消息、邮箱等方式尽快将举报结果通知您。

说明

0/200

提交
取消

辅 助

模 式