Xilinx ISE 10.1如何生成顶层文件(.sch)
我有很多VHDL编好的模块(e.g如图),但是不知道怎么把这些模块组合在一起生成顶层文件,请高手帮忙解答一下,谢谢!...
我有很多VHDL编好的模块(e.g如图),但是不知道怎么把这些模块组合在一起生成顶层文件,请高手帮忙解答一下,谢谢!
展开
2个回答
展开全部
顶层文件是要自己编写的。它是将所有的模块都连接起来的一个主程序,就类似于C语言中的main函数,所有的输入输出端口都是在顶层程序中。
追问
顶层文件是也要用VHDL编写吗?这些是我从网上下载的一个完整的工程,有顶层文件,但不是VHDL编写的,是.sch文件,我不知道怎么生成的,因为是新手,只是想找个程序试试板子,我想改一些模块,重新生成新的顶层文件。
追答
顶层文件当然要用VHDL编写,编写的方法是调用各个子模块,把子模块的输入输出端口写出来,最后再把各个子模块的功能连接起来。
本回答被提问者采纳
已赞过
已踩过<
评论
收起
你对这个回答的评价是?
推荐律师服务:
若未解决您的问题,请您详细描述您的问题,通过百度律临进行免费专业咨询