请《计算机组成原理》专业的达人帮忙解答，如果分数超过90分追加30分悬赏，一定要专业，请不要胡来哦~ 10
第1题(2)分在有一级Cache的系统中，设主存和Cache的存储周期分别是TM和Tc，若命中率是H，则CPU访问存储器的平均时间TA＝A。第2题(2)分三级存储系统是由...
第1题 (2) 分
在有一级Cache的系统中，设主存和Cache的存储周期分别是TM和Tc，若命中率是H，则CPU访问存储器的平均时间TA＝ A 。
第2题 (2) 分
三级存储系统是由 A 、 B 和辅助存储器组成的。
第3题 (2) 分
计算机系统是一个由硬件、软件组成的多级层次结构，它通常由 A 、一般机器级、 B 、汇编语言级和高级语言级组成。
第4题 (2) 分
CPU能直接访问的存储器是 A 和 B 。
第5题 (2) 分
在相对寻址方式中，操作数的有效地址等于 的内容加上指令中的形式地址
第6题 (2) 分
设计启停控制电路的两个基本要求，一是 A ，二是 B 。
第7题 (2) 分
在微命令的字段编码表示法中， A 的微命令可以编在同一字段中；而 B 的微命令应该编在不同的字段中。
第8题 (2) 分
若浮点数据格式中阶码的基数已确定，且尾数采用规格化表示法，则浮点数表示数的范围取决于浮点数 A 的位数，而精度则取决于 B 的位数。
第9题 (2) 分
计算机的硬件包括运算器、 A 、 B 、输入输出设备和适配器。
第10题 (2) 分
CPU从主存取出一条指令并执行该指令的时间叫做 A ，它常常用若干个 B 来表示，而后者又包含有若干个时钟周期。
第11题 (2) 分
DMA采用三种传送方式：即：周期挪用方式、 A 方式和 B 方式。
第12题 (2) 分
某采用交叉方式编址的存储器容量为32字，存储模块数为4，存储周期为200ns，总线传送周期为50ns，某程序需要连续读出地址为1000～1011的4个字，则所需时间为 A 。
第13题 (2) 分
机器的字长通常是固定的，对于任何一个可表示的数，字长中的每一位都要填入“1”或“0”。若二进制整数x＝10100，y＝–10100，则在8位字长的补码（其中1位为符号位）表示中， [x]补＝ A ，[y]补＝ B 。
第14题 (2) 分
总线是构成计算机系统的 A ，是多个 B 部件之间进行数据传送的公共通路。
第15题 (2) 分
衡量总线传输性能的指标是 A ，它定义为总线本身所能达到的最高传输速率，其单位是 B 。
分析题
第16题 (10) 分
一个32位的微处理器，它有16位外部数据总线，总线的时钟频率是40MHz，假定一个总线事务的最短周期是4个时钟周期，问这个处理器的最大数据传输率是多少？如果将数据总线的宽度扩展为32位，那么处理器的最大数据传输率提高到多少？这种措施与加倍外部总线时钟频率的措施相比，哪种更好？
第18题 (10) 分
今有4级指令流水线，分别完成取指、指令译码并且取数、运算、送结果四步操作。假设完成各步操作的时间依次为15ns，17ns，16ns，15ns。请问：
(1) 流水线操作的时钟周期应设计为多少？
(2) 若相邻两条指令I和I+1是：ADD R1，R3和SUB R3，R5。前者完成 (R1)+(R3) → R3的操作；后者完成 (R3) - (R5) → R5的操作，问是否发生数据相关？假设在硬件上不采取措施，那么第I+1条指令要推迟多少时间进行？
(3) 如果在硬件设计上加以改进，至少需推迟多少时间？
第19题 (10) 分
有一个具有20位地址和32位字长的存储器，由256K×8位DRAM芯片构成。问
1）该存储器能存储多少个字节的信息？
2）总共需要多少DRAM芯片？需要多少位地址作芯片选择？
3）画出该存储器的组成逻辑框图。
下面还有，17题带有图片不方便在这里发送，达人请留个联系方式我截图给你，谢谢哈。
第20题 (6) 分
若某计算机的主频为800MHz，每个CPU周期平均包含4个主频周期，每个指令周期平均有3个CPU周期，问：
（1）该机平均指令的执行速度为多少MIPS（百万条指令每秒）？
（2）若主频提高到1000MHz，每个CPU周期平均包含2个主频周期，采用流水线方式，每个指令周期平均为1.2个CPU周期，则平均指令的执行速度又是多少MIPS？
第21题 (6) 分
设机器字长为8位（运算时为9位），已知二进制数X＝－101101，Y＝100110，试用双符号位补码求X＋Y和X－Y的值，要求写出计算机中的运算步骤，并指出是否有溢出。
第22题 (6) 分
存储器容量为64M字，字长64位，模块数m = 8，分别用顺序方式和交叉方式进行组织。存储周期T = 100ns,数据总线宽度为64位，总线周期τ= 20ns .问顺序存储器和交叉存储器的带宽各是多少？
第23题 (6) 分
设机器字长为8位，试写出下列十进制数的原码、反码、补码和移码表示。如果是小数，则用定点小数表示；若为整数，则用定点整数表示。
(1) 25/128 (2) －38/64 展开
在有一级Cache的系统中，设主存和Cache的存储周期分别是TM和Tc，若命中率是H，则CPU访问存储器的平均时间TA＝ A 。
第2题 (2) 分
三级存储系统是由 A 、 B 和辅助存储器组成的。
第3题 (2) 分
计算机系统是一个由硬件、软件组成的多级层次结构，它通常由 A 、一般机器级、 B 、汇编语言级和高级语言级组成。
第4题 (2) 分
CPU能直接访问的存储器是 A 和 B 。
第5题 (2) 分
在相对寻址方式中，操作数的有效地址等于 的内容加上指令中的形式地址
第6题 (2) 分
设计启停控制电路的两个基本要求，一是 A ，二是 B 。
第7题 (2) 分
在微命令的字段编码表示法中， A 的微命令可以编在同一字段中；而 B 的微命令应该编在不同的字段中。
第8题 (2) 分
若浮点数据格式中阶码的基数已确定，且尾数采用规格化表示法，则浮点数表示数的范围取决于浮点数 A 的位数，而精度则取决于 B 的位数。
第9题 (2) 分
计算机的硬件包括运算器、 A 、 B 、输入输出设备和适配器。
第10题 (2) 分
CPU从主存取出一条指令并执行该指令的时间叫做 A ，它常常用若干个 B 来表示，而后者又包含有若干个时钟周期。
第11题 (2) 分
DMA采用三种传送方式：即：周期挪用方式、 A 方式和 B 方式。
第12题 (2) 分
某采用交叉方式编址的存储器容量为32字，存储模块数为4，存储周期为200ns，总线传送周期为50ns，某程序需要连续读出地址为1000～1011的4个字，则所需时间为 A 。
第13题 (2) 分
机器的字长通常是固定的，对于任何一个可表示的数，字长中的每一位都要填入“1”或“0”。若二进制整数x＝10100，y＝–10100，则在8位字长的补码（其中1位为符号位）表示中， [x]补＝ A ，[y]补＝ B 。
第14题 (2) 分
总线是构成计算机系统的 A ，是多个 B 部件之间进行数据传送的公共通路。
第15题 (2) 分
衡量总线传输性能的指标是 A ，它定义为总线本身所能达到的最高传输速率，其单位是 B 。
分析题
第16题 (10) 分
一个32位的微处理器，它有16位外部数据总线，总线的时钟频率是40MHz，假定一个总线事务的最短周期是4个时钟周期，问这个处理器的最大数据传输率是多少？如果将数据总线的宽度扩展为32位，那么处理器的最大数据传输率提高到多少？这种措施与加倍外部总线时钟频率的措施相比，哪种更好？
第18题 (10) 分
今有4级指令流水线，分别完成取指、指令译码并且取数、运算、送结果四步操作。假设完成各步操作的时间依次为15ns，17ns，16ns，15ns。请问：
(1) 流水线操作的时钟周期应设计为多少？
(2) 若相邻两条指令I和I+1是：ADD R1，R3和SUB R3，R5。前者完成 (R1)+(R3) → R3的操作；后者完成 (R3) - (R5) → R5的操作，问是否发生数据相关？假设在硬件上不采取措施，那么第I+1条指令要推迟多少时间进行？
(3) 如果在硬件设计上加以改进，至少需推迟多少时间？
第19题 (10) 分
有一个具有20位地址和32位字长的存储器，由256K×8位DRAM芯片构成。问
1）该存储器能存储多少个字节的信息？
2）总共需要多少DRAM芯片？需要多少位地址作芯片选择？
3）画出该存储器的组成逻辑框图。
下面还有，17题带有图片不方便在这里发送，达人请留个联系方式我截图给你，谢谢哈。
第20题 (6) 分
若某计算机的主频为800MHz，每个CPU周期平均包含4个主频周期，每个指令周期平均有3个CPU周期，问：
（1）该机平均指令的执行速度为多少MIPS（百万条指令每秒）？
（2）若主频提高到1000MHz，每个CPU周期平均包含2个主频周期，采用流水线方式，每个指令周期平均为1.2个CPU周期，则平均指令的执行速度又是多少MIPS？
第21题 (6) 分
设机器字长为8位（运算时为9位），已知二进制数X＝－101101，Y＝100110，试用双符号位补码求X＋Y和X－Y的值，要求写出计算机中的运算步骤，并指出是否有溢出。
第22题 (6) 分
存储器容量为64M字，字长64位，模块数m = 8，分别用顺序方式和交叉方式进行组织。存储周期T = 100ns,数据总线宽度为64位，总线周期τ= 20ns .问顺序存储器和交叉存储器的带宽各是多少？
第23题 (6) 分
设机器字长为8位，试写出下列十进制数的原码、反码、补码和移码表示。如果是小数，则用定点小数表示；若为整数，则用定点整数表示。
(1) 25/128 (2) －38/64 展开
2个回答
展开全部
我也要
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
博德可来
2023-08-25 广告
作为硬件工程师，需要具备以下要求：1. 电子、自动化、计算机等相关专业本科及以上学历；2. 熟悉电路设计、单片机、FPGA等硬件开发工具；3. 具有良好的模拟和数字电路设计能力，能够独立完成电路设计和调试；4. 熟悉PCB设计软件，能够独立...
点击进入详情页
本回答由博德可来提供
展开全部
第一题答案 TA＝HTC +(1-H) TA
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
推荐律师服务：
若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询
