Question

DAC0832的结构

Answer 1

* D0～D7：8位数据输入线，TTL电平，有效时间应大于90ns(否则锁存器的数据会出错)；
* ILE：数据锁存允许控制信号输入线，高电平有效；
* CS：片选信号输入线（选通数据锁存器），低电平有效；
* WR1：数据锁存器写选通输入线，负脉冲（脉宽应大于500ns）有效。由ILE、CS、WR1的逻辑组合产生LE1，当LE1为高电平时，数据锁存器状态随输入数据线变换，LE1的负跳变时将输入数据锁存；
* XFER：数据传输控制信号输入线，低电平有效，负脉冲（脉宽应大于500ns）有效；
* WR2：DAC寄存器选通输入线，负脉冲（脉宽应大于500ns）有效。由WR2、XFER的逻辑组合产生LE2，当LE2为高电平时，DAC寄存器的输出随寄存器的输入而变化，LE2的负跳变时将数据锁存器的内容打入DAC寄存器并开始D/A转换。
* IOUT1：电流输出端1，其值随DAC寄存器的内容线性变化；
* IOUT2：电流输出端2，其值与IOUT1值之和为一常数；
* Rfb：反馈信号输入线，改变Rfb端外接电阻值可调整转换满量程精度；
* Vcc：电源输入端，Vcc的范围为+5V～+15V；
* VREF：基准电压输入线，VREF的范围为-10V～+10V；
* AGND：模拟信号地；
* DGND：数字信号地。