Question

Cortex-M3的特点

Answer 1

高性能
 许多指令都是单周期的——包括乘法相关指令。并且从整体性能上，Cortex-M3比得过绝大多数其它的架构。
 指令总线和数据总线被分开，取值和访内可以并行不悖
 Thumb-2的到来告别了状态切换的旧世代，再也不需要花时间来切换于32位ARM状态和16位Thumb状态之间了。这简化了软件开发和代码维护，使产品面市更快。
 Thumb-2指令集为编程带来了更多的灵活性。许多数据操作现在能用更短的代码搞定，这意味着Cortex-M3的代码密度更高，也就对存储器的需求更少。
 取指都按32位处理。同一周期最多可以取出两条指令，留下了更多的带宽给数据传输。
 Cortex-M3的设计允许单片机高频运行（现代半导体制造技术能保证100MHz以上的速度）。即使在相同的速度下运行，CM3的每指令周期数(CPI)也更低，于是同样的MHz下可以做更多的工作；另一方面，也使同一个应用在CM3上需要更低的主频。
2.11.2 先进的中断处理功能
 内建的嵌套向量中断控制器支持多达240条外部中断输入。向量化的中断功能剧烈地缩短了中断延迟，因为不再需要软件去判断中断源。中断的嵌套也是在硬件水平上实现的，不需要软件代码来实现。
 Cortex-M3在进入异常服务例程时，自动压栈了R0-R3, R12, LR, PSR和PC，并且在返回时自动弹出它们，这多清爽！既加速了中断的响应，也再不需要汇编语言代码了（第8章有详述）。
 NVIC支持对每一路中断设置不同的优先级，使得中断管理极富弹性。最粗线条的实现也至少要支持8级优先级，而且还能动态地被修改。
 优化中断响应还有两招，它们分别是“咬尾中断机制”和“晚到中断机制”。
 有些需要较多周期才能执行完的指令，是可以被中断－继续的——就好比它们是一串指令一样。这些指令包括加载多个寄存器（LDM），存储多个寄存器（STM），多个寄存器参与的PUSH，以及多个寄存器参与的POP。
 除非系统被彻底地锁定，NMI（不可屏蔽中断）会在收到请求的第一时间予以响应。对于很多安全-关键(safety-critical)的应用，NMI都是必不不可少的（如化学反应即将失控时的紧急停机）。
低功耗
 Cortex-M3需要的逻辑门数少，所以先天就适合低功耗要求的应用（功率低于0.19mW/MHz）在内核水平上支持节能模式（SLEEPING和SLEEPDEEP位）。通过使用“等待中断指令（WFI）”和“等待事件指令（WFE）”，内核可以进入睡眠模式，并且以不同的方式唤醒。另外，模块的时钟是尽可能地分开供应的，所以在睡眠时可以把CM3的大多数“官能团”给停掉。
 CM3的设计是全静态的、同步的、可综合的。任何低功耗的或是标准的半导体工艺均可放心饮用。
系统特性
 系统支持“位寻址带”操作（8051位寻址机制的“威力大幅加强版”），字节不变的大端模式，并且支持非对齐的数据访问。
 拥有先进的fault处理机制，支持多种类型的异常和faults，使故障诊断更容易。
 通过引入banked堆栈指针机制，把系统程序使用的堆栈和用户程序使用的堆栈划清界线。如果再配上可选的MPU，处理器就能彻底满足对软件健壮性和可靠性有严格要求的应用。
调试支持
 在支持传统的JTAG基础上，还支持更新更好的串行线调试接口。
 基于CoreSight调试解决方案，使得处理器哪怕是在运行时，也能访问处理器状态和存储器内容。
 内建了对多达6个断点和4个数据观察点的支持。
 可以选配一个ETM，用于指令跟踪。数据的跟踪可以使用DWT
 在调试方面还加入了以下的新特性，包括fault状态寄存器，新的fault异常，以及闪存修补 （patch）操作，使得调试大幅简化。
 可选ITM模块，测试代码可以通过它输出调试信息，而且“拎包即可入住”般地方便使用。