Question

VHDL FPGA仿真是什么?

Answer 1

VHDL 是用来描述从抽象到具体硬件级别的工业标注语言，并已经成为一种通用的硬件设计交换媒介
FPGA（Field－Programmable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。
FPGA仿真是验证你写的HDL代码是否符合设计要求的一项工作。
它分功能仿真和时序仿真二类。
一.功能仿真 ( 前仿真 )
功能仿真是指在一个设计中， 在设计实现前对所创建的逻辑进行的验证其功能是否正确的过程。 布局布线以前的仿真都称作功能仿真， 它包括综合前仿真（ Pre-Synthesis Simulation ）和综合后仿真（ Post-Synthesis Simulation ）。 综合前仿真主要针对基于原理框图的设计 ; 综合后仿真既适合原理图设计 , 也适合基于 HDL 语言的设计。
二.时序仿真（后仿真）
时序仿真使用布局布线后器件给出的模块和连线的延时信息， 在最坏的情况下对电路的行为作出实际地估价。 时序仿真使用的仿真器和功能仿真使用的仿真器是相同的， 所需的流程和激励也是相同的； 惟一的差别是为时序仿真加载到仿真器的设计包括基于实际布局布线设计的最坏情况的布局布线延时， 并且在仿真结果波形图中，时序仿真后的信号加载了时延， 而功能仿真没有。

Answer 2

FPGA仿真是验证你写的HDL代码是否符合设计要求的一项工作。
它是用软件在电脑上验证。
分功能仿真和时序仿真二类。
具体做法是你用仿真语言写一个TESTBENCH仿真环境，
然后观察分析设计DUV（design under verification）的响应。
来判断这个DUV是否正确。