Question

电子科大 数字电路复习提纲

Answer 1

《数字逻辑设计及应用》课程复习提纲
第2章 数制和编码
1） 正数的十进制、二进制、八进制和十六进制表示以及它们之间的相互转换；
2） 带符号数的S-M码，补码，反码表示以及它们之间的相互转换；
3） 带符号数的补码的加减运算，溢出的判断；
4） 十进制数的二进制编码：8421BCD码、余3码，GREY码；
第3章 数字电路
1） 电子开关运用的二极管、双极型晶体管、MOS场效应管的工作方式；
2） CMOS倒相器电路的构成及工作状态分析；
3） 逻辑电路的静态特性；
4） 逻辑电路的动态特性；
5） 逻辑门的输入电流、输出电流的确定；
6） 特殊的输入输出电路结构：三态输出结构、漏极开路输出结构及其应用；
第4章 组合逻辑设计原理
1） 逻辑代数的公理、定理，对偶关系，以及在逻辑代数化简时的作用；
2） 逻辑函数的表达形式：积之和与和之积标准型、真值表；
3） 逻辑函数的化简：公式法化简，卡诺图化简；
4） 把逻辑函数化成与非-与非形式
5） 把逻辑函数化成或非-或非形式
6） 组合电路的分析：逻辑函数表达式的产生过程及逻辑函数表达式的化简方法；
7） 组合电路的综合过程：将功能叙述表达为组合逻辑函数的表达形式、逻辑函数表达式的化简、使用与非门、或非门表达的逻辑函数表达式；
8） 逻辑函数的最简表达形式及综合设计的其他问题：无关项的处理、冒险问题
第5章 组合逻辑设计实践
1） 利用基本的逻辑门完成规定的组合逻辑电路的设计任务：如译码器、编码器、多路选择器、多路分配器、异或门、比较器、全加器。
2） 基本的逻辑门和已有的中规模集成电路（MSI）逻辑器件如译码器、编码器、多路选择器、多路分配器、异或门、比较器、全加器、三态器件等作为设计的基本元素完成更为复杂的组合逻辑电路设计的方法。如：
A．用译码器实现逻辑函数；
B．用多路复用器实现逻辑函数。
第7章 时序逻辑设计原理
1） 基本时序元件R-S型,D型,J-K型,T型锁存器、触发器的电路结构，工作原理，时序特性, 功能表，特征方程表达式，不同触发器之间的相互转换；
2） 时序电路的分析
3） 时序电路的设计：状态转换过程的建立，状态的化简与编码赋值、未用状态的处理-最小风险方案和最小代价方案
第8章 时序逻辑设计实践
1） 利用基本的逻辑门、时序元件作为设计的基本元素完成规定的钟控同步状态机电路的设计任务：计数器、位移寄存器、序列检测电路和序列发生器的设计；
2） 学习利用基本的逻辑门和已有的中规模集成电路（MSI）时序功能器件作为设计的基本元素完成更为复杂的时序逻辑电路设计的方法。如：
A．用计数器‘163，’161，‘160，’162等设计其他计数器
B．用‘194等移位寄存器实现环形计数器、Johnson计数器
C．用反馈移位寄存器实现序列发生器
D．用计数器和多路复用器（也叫多路选择器）实现序列发生器
E．用移位寄存器和译码器设计序列检测器
第9章 存储器
（1）了解存储器（ROM,SRAM）的基本工作原理和结构；
（2）掌握ROM在组合逻辑函数实现中的运用。