如何查看ISE IP核的verilog代码
展开全部
这个ce的意思是clock enable，是你生成IP核的过程中设置了这个选项才会有的，叫做时钟使能，是一个输入控制信号，而不是输出
但是呢这个只会导致warning，不会导致仿不出数据，仿真结果应该会把这个信号挂Z，但是dout还是有的
我建议你，去掉调用IP核的那个模块，直接一个裸核，也是可以仿真的，然后你直接生成TEST文件，你就会看到哪些是输入，哪些是输出，然后输入给了，是肯定有输出的
然后你再写模块调用IP核，再进行TEST，一步一步来。
觉得答案可以的话，就采纳吧，有什么不懂可以继续问我，最近查文档百度财富用完了，所以在做任务，你采纳了我就有难题奖励了
但是呢这个只会导致warning，不会导致仿不出数据，仿真结果应该会把这个信号挂Z，但是dout还是有的
我建议你，去掉调用IP核的那个模块，直接一个裸核，也是可以仿真的，然后你直接生成TEST文件，你就会看到哪些是输入，哪些是输出，然后输入给了，是肯定有输出的
然后你再写模块调用IP核，再进行TEST，一步一步来。
觉得答案可以的话，就采纳吧，有什么不懂可以继续问我，最近查文档百度财富用完了，所以在做任务，你采纳了我就有难题奖励了
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
Storm代理
2023-07-25 广告
StormProxies是一家国内优质海外HTTP代理商，拥有一个庞大的IP资源池，覆盖200多个地区，IP数量大且匿名度高。其优点还包括超高并发、稳定高效、技术服务等特点，同时提供HTTP、HTTPS以及SOCKS5协议支持。此外，Sto...
点击进入详情页
本回答由Storm代理提供
展开全部
生成ip核后在相应工程文件夹下找到ip文件夹，里面的.v文件就是其代码。
本回答被提问者采纳
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
展开全部
生成IP核之后，选择生成的ip核，在processes窗口中选择view HDL function model
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
更多回答（1）
推荐律师服务：
若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询
