FPGA怎么学?
2个回答
展开全部
FPGA论坛里有专门的帖子 fpgaw.com
夏宇闻老师谈FPGA学习整理
1. 必须清楚自己究竟适合不适合做工程师,看看自己的性格特点,是不是特别安静,又耐得住寂寞,因为FPGA工程师是一个很辛苦的工作,要不断地通过学习研究提升自己的设计水平,而且工程师需要经常性的熬夜加班敲写代码,如果没有一种耐得住寂寞的性格,FPGA工程师最好你不要去做.他不像作销售那样,动动嘴皮子就可以挣到大钱,FPGA工程师在初级阶段薪水也不会很高,但当你有了一定的工程经验和项目经验的时候,你的薪水自然就很很高了。所以做FPGA工程师首要的一点,必须有一颗耐得住寂寞的心。
2. 如果你认为你是一个可以安静下来的人,那接下来就是要和机器打交道了。你必须就像热爱打游戏一样热爱verilog,每个想学FPGA的人你可以看看,把自己关在一个屋子里,除了吃饭睡觉外连续3天的时间就和verilog为伍,看看大家有没有这个定力,如果你没有这个定力,那么你耐不住寂寞,那好你赶快去找你喜欢做的职业,如果你还行,那就开始艰苦的学习。
3. 建立操作环境,你必须想方设法安装了要用到的ModelSim,ISE,QuartusII等操作软件,最好去网上下载,一次不行就两次,直到安装完成,因为越是你不容易安装上去,你就越珍惜,你就越可以很负责任的学习。接下来就对照相关的教程熟悉各种软件,做各种小实验。
4. 接下来,可以找着verilog书自己看看,只要在校的大学生都可以看得懂,然后很认真地作后面的各种练习。一开始简单一点,当你可以独立的把I2C,CPU写出来的时候,那个时候就可以挣点小钱了,当然接下来还需要更多的提升和发展。
5. 对于我的书里的一些错误,很多读者来信反映,是因为我的电子稿是word,而出版用的是方正的飞腾,转换的时候会遇到一些问题。如果大家有什么小的项目,跟着学一学,还是会慢慢的成长起来。
总之,FPGA工程师,是一个看起来是高薪,又非常艰苦的职业,如果你的性格适合做这一行,那就付出艰苦努力吧。(整理自北京至芯FPGA培训中心开学典礼)
夏宇闻老师谈FPGA学习整理
1. 必须清楚自己究竟适合不适合做工程师,看看自己的性格特点,是不是特别安静,又耐得住寂寞,因为FPGA工程师是一个很辛苦的工作,要不断地通过学习研究提升自己的设计水平,而且工程师需要经常性的熬夜加班敲写代码,如果没有一种耐得住寂寞的性格,FPGA工程师最好你不要去做.他不像作销售那样,动动嘴皮子就可以挣到大钱,FPGA工程师在初级阶段薪水也不会很高,但当你有了一定的工程经验和项目经验的时候,你的薪水自然就很很高了。所以做FPGA工程师首要的一点,必须有一颗耐得住寂寞的心。
2. 如果你认为你是一个可以安静下来的人,那接下来就是要和机器打交道了。你必须就像热爱打游戏一样热爱verilog,每个想学FPGA的人你可以看看,把自己关在一个屋子里,除了吃饭睡觉外连续3天的时间就和verilog为伍,看看大家有没有这个定力,如果你没有这个定力,那么你耐不住寂寞,那好你赶快去找你喜欢做的职业,如果你还行,那就开始艰苦的学习。
3. 建立操作环境,你必须想方设法安装了要用到的ModelSim,ISE,QuartusII等操作软件,最好去网上下载,一次不行就两次,直到安装完成,因为越是你不容易安装上去,你就越珍惜,你就越可以很负责任的学习。接下来就对照相关的教程熟悉各种软件,做各种小实验。
4. 接下来,可以找着verilog书自己看看,只要在校的大学生都可以看得懂,然后很认真地作后面的各种练习。一开始简单一点,当你可以独立的把I2C,CPU写出来的时候,那个时候就可以挣点小钱了,当然接下来还需要更多的提升和发展。
5. 对于我的书里的一些错误,很多读者来信反映,是因为我的电子稿是word,而出版用的是方正的飞腾,转换的时候会遇到一些问题。如果大家有什么小的项目,跟着学一学,还是会慢慢的成长起来。
总之,FPGA工程师,是一个看起来是高薪,又非常艰苦的职业,如果你的性格适合做这一行,那就付出艰苦努力吧。(整理自北京至芯FPGA培训中心开学典礼)
上海矽旭微电子
2024-04-10 广告
2024-04-10 广告
IC后端学习是微电子领域中的关键环节,涉及将前端设计转化为可生产的芯片版图。这一过程要求学习者掌握复杂的布局、布线技术和相关软件工具,同时了解各种制造工艺约束和可靠性要求。通过学习,不仅能够提升个人的专业技能,还能为公司的产品研发和技术创新...
点击进入详情页
本回答由上海矽旭微电子提供
2019-05-25
展开全部
不同于ASIC具有固定的逻辑功能,FPGA(Field Programmable Gate Array),可以随时动态的改变门电路阵列的组合方式,从而改变输入到输出的对应关系。
LUT (Look Up Table)是实现这种功能的基本单元。通过往基于RAM的LUT中下载不同的真值表,可以实现不同的逻辑功能。
这种能实现任意逻辑的组合电路加上一个时序电路(D触发器),从理论上可以实现任意功能的数字电路,以至于实现MCU,DSP以及USB, Ethernet等接口IP。当然这种灵活性的代价是实现同样的逻辑FPGA需要更多的门电路。所以现在有的FPGA内部集成了硬核,如ARM7,ARM9等,以及其它常用接口模块。这样既保留了灵活配置的能力,又节省了门电路资源。
TopSemic 上有更详细的讲解。
LUT (Look Up Table)是实现这种功能的基本单元。通过往基于RAM的LUT中下载不同的真值表,可以实现不同的逻辑功能。
这种能实现任意逻辑的组合电路加上一个时序电路(D触发器),从理论上可以实现任意功能的数字电路,以至于实现MCU,DSP以及USB, Ethernet等接口IP。当然这种灵活性的代价是实现同样的逻辑FPGA需要更多的门电路。所以现在有的FPGA内部集成了硬核,如ARM7,ARM9等,以及其它常用接口模块。这样既保留了灵活配置的能力,又节省了门电路资源。
TopSemic 上有更详细的讲解。
已赞过
已踩过<
评论
收起
你对这个回答的评价是?
推荐律师服务:
若未解决您的问题,请您详细描述您的问题,通过百度律临进行免费专业咨询