Xilinx FPGA中PCI IP核如何使用

我有一个PCI的IP核,在SPARTAN3200AN上不能直接进行管脚绑定,只能通过logicoreucf工具进行约束绑定,但是无法编译通过,PCI核的管脚在约束文件中有... 我有一个PCI 的IP核,在SPARTAN3 200AN 上不能直接进行管脚绑定,只能通过logicore ucf工具进行约束绑定,但是无法编译通过,PCI核的管脚在约束文件中有预定义,是否必须按照预定义进行绑定呢?请问如何才能正常使用PCI IP核的约束文件,另外################################################################################# Force IOB Flip Flop Use For Data Path Output Flip Flops#################################################################################INST "PCI_CORE/PCI_LC/PCI-CBE/IO3/OFD" IOB = TRUE ;INST "PCI_CORE/PCI_LC/PCI-CBE/IO2/OFD" IOB = TRUE ;INST "PCI_CORE/PCI_LC/PCI-CBE/IO1/OFD" IOB = TRUE ;INST "PCI_CORE/PCI_LC/PCI-CBE/IO0/OFD" IOB = TRUE ;INST "PCI_CORE/PCI_LC/PAR/OFD" IOB = TRUE ;#################################################################这个层次结构应该怎么修改才能符合我的层次结构:项目顶层:pcim_top,第二层为:pci_core-pcim_lc.xco, cfg_inst-cfg.vhdl, ping32.vhdl, pcim_top.ucf,如下图所示,帮忙解决到底的的还有20分的附加分赠送!! 展开
 我来答
秒剑6110
2011-07-18 · TA获得超过431个赞
知道小有建树答主
回答量:712
采纳率:0%
帮助的人:485万
展开全部
暑假的机会,为了参加省赛学了段FPGA,写些自己的看法,希望对你有帮助。
国内关于FPGA的书VHDL多,不过,一般工程师都是用VERILOG,其实没必要非要是xilinx的书,xilinx的工具软件会使用后,也就是代码的不同了,ise的使用你可以在 百度文库 去找教程,有很多。
xilinx的sopc教程可能国内的资料少些。
对于你说的要在FPGA里边综合出51的核,个人感觉这样做没什么意义,我试着综合过,占用很多slics,而且端口处理比较啰嗦,有些浪费资源。51核综合的话网上有很多介绍很详细。
最后给你推荐几个网站:
1、OPENCORES.ORG这里提供非常多,非常好的PLD了内核,8051内核就可以在里面找到。

2、 我个人比较喜欢
另外自己也收集了些资料,留个邮箱我传给你
算法方面,最近新出来的片子无论是altera的还是xilinx的, 内部都有集成了DSP核、ARM核的。
已赞过 已踩过<
你对这个回答的评价是?
评论 收起
推荐律师服务: 若未解决您的问题,请您详细描述您的问题,通过百度律临进行免费专业咨询

为你推荐:

下载百度知道APP,抢鲜体验
使用百度知道APP,立即抢鲜体验。你的手机镜头里或许有别人想知道的答案。
扫描二维码下载
×

类别

我们会通过消息、邮箱等方式尽快将举报结果通知您。

说明

0/200

提交
取消

辅 助

模 式