关于Profibus的问题,很基础的
请问西门子的Profibus总线是怎么个意思,Profibus-DP它是一种协议吧?哪些协议可以接入profibus-dp,或者是不是可以说哪些协议可以与Profibus...
请问西门子的Profibus总线是怎么个意思,Profibus-DP它是一种协议吧?哪些协议可以接入profibus-dp,或者是不是可以说哪些协议可以与Profibus-DP协议互相通讯?听说OPC协议可以接入profibus-dp,不是很清楚,请了解的朋友指点下,谢谢
展开
2个回答
展开全部
Profibus总线是一种现场总线规范,它主要的一个特质就是1)采用了给定时限的轮询机制,2)冲突避免算法,同一时刻总线上只有一个主/从站在发送报文, 主站间通过令牌交换获取总线控制权 1)2)两个特点决定了可以计算出Ttr--也就是轮询全部子站需要的时间,每个子站最坏情况也不会大于这个时间(当然也有特例)这样就保证了实时性
Profibus_DP是Profibus的一个分支,主要是抛弃了FMS复杂的协议,采用了适宜分布式控制的简单协议.
和OPC之间需要网关转换.
Profibus_PA可以和Profibus_DP通讯,在不考虑网速情况下需要网桥(电平,物理接口转换)
Profibus_DP是Profibus的一个分支,主要是抛弃了FMS复杂的协议,采用了适宜分布式控制的简单协议.
和OPC之间需要网关转换.
Profibus_PA可以和Profibus_DP通讯,在不考虑网速情况下需要网桥(电平,物理接口转换)
力控科技
2024-12-19 广告
2024-12-19 广告
力控组态软件与S7-1500 PLC通讯故障时,首先检查硬件连接,确保线缆无损、接口紧固。接着,验证配置设置,包括波特率、数据位、停止位等是否一致。同时,检查防火墙或安全设置,确保通讯端口未被阻塞。若问题依旧,尝试更新或重装驱动程序和通讯软...
点击进入详情页
本回答由力控科技提供
展开全部
C8051F310 外部振荡器驱动电路
外部振荡器电路可以驱动外部晶体、陶瓷谐振器、电容或RC网络。也可以使用一个外部CMOS时钟提供系统时钟。对于晶体和陶瓷谐振器配置,晶体/陶瓷谐振器必须并接到XTAL1和XTAL2引脚,还必须在XTAL1和XTAL2引脚之间并接一个10MΩ的电阻。对于RC、电容或CMOS时钟配置,时钟源应接到XTAL2引脚。必须在OSCXCN寄存器中选择外部振荡器类型,还必须正确选择频率控制位XFCN。
当使用外部振荡器电路时,必须对所用端口引脚进行配置。当外部振荡器电路被配置为晶体/谐振器方式时,端口引脚P0.2和P0.3分别被用作XTAL1和XTAL2。当外部振荡器电路被配置为RC、电容或CMOS时钟方式时,端口引脚P0.3分别被用作XTAL2。端口I/O交叉开关应被配置为跳过被占用的引脚。当在晶体/陶瓷谐振器、电容或RC方式使用外部振荡器电路时,应将所用的端口引脚配置为模拟输入。在CMOS时钟方式,应将所用的端口引脚配置为数字输入。有关端口输入方式选择的详细信息见“13.2 端口I/O初始化”。
系统时钟选择
寄存器CLKSEL中的CLKSL0位选择用于产生系统时钟的振荡器。如果要选择外部振荡器作为系统时钟,必须将CLKSL0位置‘1’。当选择内部振荡器作为系统时钟时,外部振荡器仍然可以给外设(定时器、PCA)提供时钟。系统时钟可以在内部振荡器和外部振荡器之间自由切换,只要所选择的振荡器被使能并稳定运行。内部振荡器的起动时间很短,因此可以在使能内部振荡器的OSCICN写操作后立即选择内部振荡器作为系统时钟。外部晶体和陶瓷谐振器通常需要较长的起动时间,应待其稳定后方可用作系统时钟。当外部振荡器稳定后,晶体有效标志(寄存器OSCXCN中的XTLVLD)被硬件置‘1’。在晶体方式,为了防止读到假XTLVLD标志,软件在使能外部振荡器和检查XTLVLD之间至少应延时1ms。RC和C方式通常不需要起动时间
外部振荡器电路可以驱动外部晶体、陶瓷谐振器、电容或RC网络。也可以使用一个外部CMOS时钟提供系统时钟。对于晶体和陶瓷谐振器配置,晶体/陶瓷谐振器必须并接到XTAL1和XTAL2引脚,还必须在XTAL1和XTAL2引脚之间并接一个10MΩ的电阻。对于RC、电容或CMOS时钟配置,时钟源应接到XTAL2引脚。必须在OSCXCN寄存器中选择外部振荡器类型,还必须正确选择频率控制位XFCN。
当使用外部振荡器电路时,必须对所用端口引脚进行配置。当外部振荡器电路被配置为晶体/谐振器方式时,端口引脚P0.2和P0.3分别被用作XTAL1和XTAL2。当外部振荡器电路被配置为RC、电容或CMOS时钟方式时,端口引脚P0.3分别被用作XTAL2。端口I/O交叉开关应被配置为跳过被占用的引脚。当在晶体/陶瓷谐振器、电容或RC方式使用外部振荡器电路时,应将所用的端口引脚配置为模拟输入。在CMOS时钟方式,应将所用的端口引脚配置为数字输入。有关端口输入方式选择的详细信息见“13.2 端口I/O初始化”。
系统时钟选择
寄存器CLKSEL中的CLKSL0位选择用于产生系统时钟的振荡器。如果要选择外部振荡器作为系统时钟,必须将CLKSL0位置‘1’。当选择内部振荡器作为系统时钟时,外部振荡器仍然可以给外设(定时器、PCA)提供时钟。系统时钟可以在内部振荡器和外部振荡器之间自由切换,只要所选择的振荡器被使能并稳定运行。内部振荡器的起动时间很短,因此可以在使能内部振荡器的OSCICN写操作后立即选择内部振荡器作为系统时钟。外部晶体和陶瓷谐振器通常需要较长的起动时间,应待其稳定后方可用作系统时钟。当外部振荡器稳定后,晶体有效标志(寄存器OSCXCN中的XTLVLD)被硬件置‘1’。在晶体方式,为了防止读到假XTLVLD标志,软件在使能外部振荡器和检查XTLVLD之间至少应延时1ms。RC和C方式通常不需要起动时间
已赞过
已踩过<
评论
收起
你对这个回答的评价是?
推荐律师服务:
若未解决您的问题,请您详细描述您的问题,通过百度律临进行免费专业咨询