Question

FPGA重复读取同步SRAM所有地址数据，一定时间后随机出现某个或者某些地址为数据永久性出错，期间

FPGA重复读取同步SRAM所有地址数据，一定时间后随机出现某个或者某些地址为数据永久性出错，期间写控制位一直为无效状态，可能是哪些原因？

Answer 1

你好，你的这个问题解决了么？我最近也遇到了类似的问题。我在做射频测试，功能是用FPGA搭建一个射频通信从机，FPGA外挂一个解码电路。测试现象是用射频主机反复读取同一地址的SRAM数据，5000次之后会有数据错乱，随机错乱。我将SRAM换成reg buf替代，数据就正常了。
我还在定位这个问题的原因，想和你分享一下。我认为可能是SRAM自身的时序、或者射频信号对FPGA电路板有干扰。

Answer 2

存储器如果有一个 OE 引脚，需要拉低 OE 后读，读后拉高 OE，不然一段时间后（≈1s）清零。这个设计是为了避免长时间读取，以降低功耗，在许多低功耗的 Low power consumption 存储器中得到应用，适用于对节能性能要求很高的一些应用。

Answer 3

是不是在读取的过程中SRAM中的数据被修改了？？？