帮忙看一下这个简单的Verilog写的状态机为什么波形图出不来？ 10 我来答 可选中1个或多个下面的关键词，搜索相关资料。也可直接点“搜索资料”搜索整个问题。 verilog 状态机 波形 搜索资料 2个回答 #热议# 网上掀起『练心眼子』风潮，真的能提高情商吗？ INTF 2016-06-07 · 知识改变命运，学习使人进步 INTF 采纳数：73 获赞数：246 向TA提问 私信TA 关注 展开全部 对产生时钟的方法怀疑，你修改另一种写法，clk<=~clk，再试试 已赞过 已踩过< 你对这个回答的评价是？ 评论 收起 清风403 2016-06-07 · TA获得超过1189个赞 知道小有建树答主 回答量：1263 采纳率：100% 帮助的人：701万 我也去答题访问个人页 关注 展开全部 tb时标呢？ 已赞过 已踩过< 你对这个回答的评价是？ 评论 收起 推荐律师服务： 若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询 其他类似问题 2018-10-01 verilog 状态机怎么用的？ 3 更多类似问题 > 为你推荐：
