用verilog语言如何编写倒计时,要求:8位数码管显示,有时分秒,时分可

用verilog语言如何编写倒计时,要求:8位数码管显示,有时分秒,时分可用按键调,有一个停止键。... 用verilog语言如何编写倒计时,要求:8位数码管显示,有时分秒,时分可用按键调,有一个停止键。 展开
 我来答
从前有只小冷兔
2016-05-27 · TA获得超过161个赞
知道小有建树答主
回答量:100
采纳率:0%
帮助的人:91.3万
展开全部
看到这种提问真心不想回答。 上来就要一整套代码实现,大家又不是闲的慌。

给你个大致流程
1 了解怎么驱动数码管,FPGA IO 高低电平对应数码管一小段,多位数码管有可能是复用的,需要对片选信号进行扫描,每次导通一个数码管,输出一个数字,循环执行
2 写一个倒计时模块,时分秒数据每隔一秒变化一下。同时按键也可以调整时分秒数字
3 把倒计时模块时分秒数字通过数码管驱动模块显示上去。

不要问这么空大的问题,实际执行时候遇到问题再来提问。
本回答被网友采纳
已赞过 已踩过<
你对这个回答的评价是?
评论 收起
推荐律师服务: 若未解决您的问题,请您详细描述您的问题,通过百度律临进行免费专业咨询

为你推荐:

下载百度知道APP,抢鲜体验
使用百度知道APP,立即抢鲜体验。你的手机镜头里或许有别人想知道的答案。
扫描二维码下载
×

类别

我们会通过消息、邮箱等方式尽快将举报结果通知您。

说明

0/200

提交
取消

辅 助

模 式