Question

数字电路实验设计

用D（或JK触发器）和门电路设计五进制加／减计数器，要求：
 电路有一输入控制信号M,当M＝0时，作减法计数；当M＝1时，作加法计数。
 用七段数码管显示计数结果。
 电路能够自启动。

Answer 1

555定时器有两个比较器 C1和 C2各有一个输入端连接到三个电阻R组成的分压器上，比较器的输出接到RS触发器上。此外还有输出级和放电管，输出级的驱动电流可达200mA。

比较器C1和C2的参考电压分别为UR1和UR2，根据C1和C2的另一个输入端——触发输入和阈值输入，可判断出RS触发器的输出状态。当复位端为低电平时，RS触发器被强制复位。若无需复位操作，复位端应接高电平.由于三个电阻等值，所以当没有控制电压输入时

　　 Ua=1/3Ucc Ub=2/3Ucc

　　当控制电压外接时，如外接 ,则

　　

　　为防止干扰，控制电压端悬空时，应接一滤波电容到地。

第1脚(接地;Ground):接电源负极.
第2脚(触发;Trigger):当第2脚电压低于1/3 Vcc时会令第3脚输出高电平,且第7脚对地开路.
第3脚(输出;Output):555的输出脚,输出电平是高是低,完全受第2、4、6脚控制.
第4脚(重置;Reset):第4脚电压小于0.4伏特时,第3脚输出低电平,同时令第7脚对地短路.
第5脚(控制电压;Control Voltage):这一脚与比较器的参考电压点相通,允许由外界电路改变第5脚及第6脚的动作电压.平时大多接一个0.01mF以上之电容器接地,以免555受到杂讯的干扰.
第6脚(临界;Threshold):当第6脚的电压高于2/3 Vcc时,第3脚输出低电平,同时第7脚对地短路.
第7脚(放电;Discharge):与第3脚同步动作.当第3脚输出高电平时,第7脚对地开路;在第3脚输出低电平时,第7脚对地短路.
第8脚(+/-Vcc):接电源正极.第8脚与第1脚之间电压可以是4.5~16伏特.

追问

可以给个图吗？？

Answer 2

1、利用两片4位二进制全加器4008和必要的门电路设计一个1位8421BCD码加法器。要求写出设计过程，画出设计电路，检测电路功能。记录下列运算式的实验结果：0111+0010,1001+0110,1001+1000,0111+0101。
2、用两片同步可预置4位二进制加法计数器74163和门电路设计一个8431BCD码的24进制计数器，要求写出设计过程，画出连线图。

Answer 3

已发到邮箱，请查收