Question

Verilog实现FPGA流水灯的问题。

4个LED灯200ms切换一个(仿真方便这里换成了200ns),为什么这样写不能实现LED的切换。

Answer 1

module filter_led( input Clk ,
input Reset,
output reg LED
);

reg [24:0]cnt_led;///25M分频25bit；[27:0]cnt_led;
always @( posedge Clk or negedge Reset )
begin
if ( !Reset )
begin
cnt_led <= 0;
LED <= 0;
end
else
begin
if ( cnt_led >= 25'h0ffffff)
LED <= 1;
else
LED <= 0;
if ( cnt_led == 25'h1ffffff )
cnt_led <= 0;
else
cnt_led <= cnt_led + 25'b1;
end
end
endmodule
这个绝对可以，验证过的