关于Quartus II的问题
Error(10200):VerilogHDLConditionalStatementerroratchufa.v(165):cannotmatchalloperands...
Error (10200): Verilog HDL Conditional Statement error at chufa.v(165): cannot match all operands in the condition expression to corresponding edges in the enclosing Always Construct's Event Control是什么意思?
问题出现在
if(c>=d)
这个地方 展开
问题出现在
if(c>=d)
这个地方 展开
1个回答
推荐律师服务:
若未解决您的问题,请您详细描述您的问题,通过百度律临进行免费专业咨询