Question

如何用Verilog语言20MHZ分到1KHZ

Answer 1

自己写的。可以参考啊
module fdivider(clk,clkout);
input clk;
output reg clkout;
reg [14:0]count;
always @ (posedge clk)
if (count==10000)
begin
clkout=1;
count=count+1;
end
else if (count==20000)
begin
clkout=0;
count=0;
end
else
count=count+1;
endmodule

Answer 2

用计数器，计到20000/2=10000的时候让信号翻转，该信号就是1k的时钟了。

Answer 3

计数：20M/20000=1K

Answer 4

【1】如果你是老板，你不会提出这个问题！
【2】如果你是员工，你不该提出这个问题！