Question

verilog中什么时候用reg定义。

Answer 1

verilog变量中用的最多的就是reg，其次是wire。
基于时序逻辑的时候就用reg，组合逻辑一般用wire。
always中只能用reg，才能对其赋值。