在quartus ii中编译出现Warning (10193): Verilog HDL unsupported feature warning at test.v(6)怎么回事 我使用的是电平敏感时间控制wait语句... 我使用的是电平敏感时间控制wait语句 展开 我来答 可选中1个或多个下面的关键词，搜索相关资料。也可直接点“搜索资料”搜索整个问题。 quartus verilog 编译 hdl unsupported 搜索资料 2个回答 #热议# 空调使用不当可能引发哪些疾病？ 百度网友9ea706510 2011-10-12 知道答主 回答量：37 采纳率：100% 帮助的人：34.4万 我也去答题访问个人页 关注 展开全部 FPGA不认wait语句，编译器支持也没用 已赞过 已踩过< 你对这个回答的评价是？ 评论 收起 Sunray 2011-10-09 · TA获得超过290个赞 知道小有建树答主 回答量：258 采纳率：0% 帮助的人：109万 我也去答题访问个人页 关注 展开全部 不用"wait",改用 "if" 即可；很少有支持wait语句的编译器。 本回答被网友采纳 已赞过 已踩过< 你对这个回答的评价是？ 评论 收起 推荐律师服务： 若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询 其他类似问题 2009-12-04 如何用Quartus II对用Verilog HDL语言编写... 14 2012-12-19 在quartus 2 11.0 sp2中编译会遇见这样的问题... 7 2013-04-08 verilog程序在Quartus II里编译时报Error... 3 2011-08-27 quartus如何将原理图转成verilog格式 7 2014-02-28 quartus ii如何将verilog 代码转换为 元件形... 20 2012-12-18 verilog HDL的仿真程序怎样用quartus ii编... 3 2014-09-22 quartus中编译出现如下warnning，请问这个有没有... 3 2012-05-17 用quartus2编写的程序出现错误 Error (1017... 16 更多类似问题 > 为你推荐：
