求助！在用FPGA中得Block RAM制作FIFO存储器时，FIFO的读写时钟周期是不是固定的？也就是说是由硬件定好了

如果不是，是由软件进行设置么？ps：比如说我手里有2Mb的FIFO，如果想接受160Mbps的32位数据流，再不用到SDRAM条件下，通过设置FIFO的读写时钟周期是不是... 如果不是，是由软件进行设置么？ps：比如说我手里有2Mb的FIFO，如果想接受160Mbps的32位数据流，再不用到SDRAM条件下，通过设置FIFO的读写时钟周期是不是可以实现？求高人指点，不胜感激！展开

 我来答

1个回答

#合辑# 面试问优缺点怎么回答最加分？

百度网友48ebfc4
2011-10-29 · 超过10用户采纳过TA的回答

知道答主

回答量：31

采纳率：0%

帮助的人：28.1万

我也去答题访问个人页

关注

展开全部

设置FIFO读写周期是什么意思？控制FIFO的读写时钟？
为什么不通过控制读写使能信号来实现？

更多追问追答

追问

FIFO的读写时钟不能设置么？哦，对，控制读写使能信号也行哈，那你觉得2M的FIFO能顺利存取160Mb/s的数据么？求~~谢谢

追答

你是想让数据一直存在FIFO里，还是FIFO只是作为一个缓冲？
如果只是作缓冲用，那么如果存取速度是160Mb/s，那就要看你读FIFO的速度是多少如果读的速度比写的快，那么就要根据FIFO的满信号来控制写入的速度。如果读的速度比写的速度快，那么就可以根据FIFO空信号来控制读取的速度。读写速度都是跟你提供的读写时钟信号有关的，在生成FIFO模块时可以选择读写用同一个时钟还是分别用不同的时钟。
如果作为储存用，那么2Mb的FIFO对于160Mb/s的数据流只能存1/80 S 的数据。