试用Verilog HDL语言，设计一个1/4分频器
1个回答
展开全部
可以这样写：
module divider_4(clkin,clkout)
input clkin;
output clkout;
reg clkout;
reg[2:0] temp;
always @(posedge clkin)
begin
temp<=temp+1;
if(temp==2);
begin
clkout<=~clkout;
temp<=0;
end
else
clkout<=clkout;
end
endmodule
欢迎追问~
module divider_4(clkin,clkout)
input clkin;
output clkout;
reg clkout;
reg[2:0] temp;
always @(posedge clkin)
begin
temp<=temp+1;
if(temp==2);
begin
clkout<=~clkout;
temp<=0;
end
else
clkout<=clkout;
end
endmodule
欢迎追问~
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
北京康思
2018-09-20 广告
1、基本功能。市面上的电子负载均有基本的四项功能：恒流、恒压、恒阻和恒功率（安捷伦没有恒功率）。在功能基本相同，精确度相差不大的情况下，怎么判断是否符合要求呢？CHROMA和博计的电子负载只有一套工作电路，就是恒流功能。其他功能是根据欧姆定...
点击进入详情页
本回答由北京康思提供
推荐律师服务：
若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询
