试用Verilog HDL语言，设计十进制计数器 测试模块和设计模块
1个回答
展开全部
module count
#(parameter size=4)
(input clock,load_n,clear_n,updown,
input[size-1:0]load_data,output reg[size-1:0]q
);
always
@(negedge load_n,negedge clear_n,posedge clock)
if(!load_n)
q<=load_data;
else if(!clear_n)
q<=0;
else
if(updown)
q<=(q+1)%10;
else
begin
if(q==0)
q<=9;
else
q<=q-1;
end
endmodule
#(parameter size=4)
(input clock,load_n,clear_n,updown,
input[size-1:0]load_data,output reg[size-1:0]q
);
always
@(negedge load_n,negedge clear_n,posedge clock)
if(!load_n)
q<=load_data;
else if(!clear_n)
q<=0;
else
if(updown)
q<=(q+1)%10;
else
begin
if(q==0)
q<=9;
else
q<=q-1;
end
endmodule
本回答由提问者推荐
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
上海巴鲁图工程机械科技有限公司_
2022-05-15 广告
光电编码器，是一种通过光电转换将输出轴上的机械几何位移量转换成脉冲或数字量的传感器。光电编码器每转输出60（我们用老板没有说）个脉冲，五线制。其中两根为电源线，三根为脉冲线(A相、B相、Z)。电源的工作电压为 （+5～+24V）直流电源。光...
点击进入详情页
本回答由上海巴鲁图工程机械科技有限公司_提供
推荐律师服务：
若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询
