请用VHDL 或Verilog HDL语言描述一个与非门逻辑
3个回答
展开全部
module gate_1(out,a,b);
input a,b;
output out;
assign out=~(a||b);
endmodule
input a,b;
output out;
assign out=~(a||b);
endmodule
本回答被提问者和网友采纳
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
展开全部
a = ~(b & c);
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
展开全部
C<= A NAND B；
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
更多回答（1）
推荐律师服务：
若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询
