Question

verilog中的^表示什么意思？

Answer 1

Verilog HDL是一种硬件描述语言（HDL:Hardware Description Language），以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。#1 a=1;#表延迟，延迟一个时间单位后执行a=1;语句#1 b=1; 延迟一个时间单位后执行b=1;语句

Answer 2

?表示什么都可以，例如：5'b00???表示匹配的值高三位一定要是两个0，而低三位则可以是任意值，包括0、1、Z等

Answer 3

按位异或。 XOR

Answer 4

按位异或

Answer 5

引用cn#aGkLLQkpfp的回答：
Verilog HDL是一种硬件描述语言（HDL:Hardware Description Language），以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。#1 a=1;#表延迟，延迟一个时间单位后执行a=1;语句#1 b=1; 延迟一个时间单位后执行b=1;语句

^ 代表按位亦或