基于verilog HDL设计IIR或FIR带通滤波器，通带为1.5MHz~2.5MHz 10
求各位高人帮忙。想基于verilogHDL设计一个IIR或FIR带通滤波器，中心频率在1~10MHz之间，如通带为1.5MHz~2.5MHz,求设计过程和代码。急求啊！谢...
求各位高人帮忙。想基于verilog HDL设计一个IIR或FIR带通滤波器，中心频率在1~10MHz之间，如通带为1.5MHz~2.5MHz,求设计过程和代码。
急求啊！
谢谢！
这个用Verilog来做被定死了的。 展开
急求啊！
谢谢！
这个用Verilog来做被定死了的。 展开
2个回答
推荐律师服务：
若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询
