74LS175的工作原理和电路图，使用时该怎么接
一、74LS175的工作原理：
74LS175为4D触发器。1脚为0时，所有Q输出为0，Q非输出为1；9脚位时钟输入端，9脚上升沿将相应的触发器D的电平，锁存入D触发器。
电路通电后，按下复位按键S，1Q、Q2、Q三、Q4输出高电平。电路进入筹办状态。
二、电路图：
因为74LS175是下降沿触发的，故按下除复位之外的不论什么的按键都将不会发生电路状态的变化，即输入被锁定。达到了既定的功能方针。
扩展资料：
D触发器（data flip-flop或delay flip-flop）由4个与非门组成，其中G1和G2构成基本RS触发器。
电平触发的主从触发器工作时，必须在正跳沿前加入输入信号。如果在CP高电平期间输入端出现干扰信号，那么就有可能使触发器的状态出错。
而边沿触发器允许在CP触发沿来到前一瞬间加入输入信号。这样，输入端受干扰的时间大大缩短，受干扰的可能性就降低了。
边沿D触发器也称为维持-阻塞边沿D触发器。边沿D触发器可由两个D触发器串联而成，但第一个D触发器的CP需要用非门反向。
参考资料来源：百度百科-D触发器
74LS175为4D触发器，是四个D触发器封装在一起的。1脚为0时，所有Q输出为0，Q非输出为1；9脚位时钟输入端，9脚上升沿将相应的触发器D的电平，锁存入D触发器。
电路通电后，按下复位按键S，1Q、Q2、Q三、Q4输出高电平。电路进入筹办状态。
这时候，假设有按键A被按下，4D的输出将由低酿成高电平，使4Q输输出为高电平经过或门U3A驱动数码管使数码管预示1（选手A的编号），同时使/4Q(4Q非)输出为低电平经过与门U4A输出低电平，此低电平与时钟脉冲经过与非门U2A形成一个上涨沿作为74LS175 CLK的输入。
因为74LS175是下降沿触发的，故按下除复位之外的不论什么的按键都将不会发生电路状态的变化，即输入被锁定。达到了既定的功能方针。
74LS175接脚如下图所示
扩展资料：
D触发器脉冲特性
1、建立时间
由于CP信号是加到门G3和G4上的，因而在CP上升沿到达之前门G5和G6输出端的状态必须稳定地建立起来。
输入信号到达D端以后，要经过一级门电路的传输延迟时间G5的输出状态才能建立起来，而G6的输出状态需要经过两级门电路的传输延迟时间才能建立，因此D端的输入信号必须先于CP的上升沿到达，而且建立时间应满足：tset≥2tpd。
2、保持时间
为实现边沿触发，应保证CP=1期间门G5的输出状态不变，不受D端状态变化的影响。为此，在D=0的情况下，当CP上升沿到达以后还要等门G3输出的低电平返回到门G5的输入端以后，D端的低电平才允许改变。
因此输入低电平信号的保持时间为tHL≥tpd。在D=1的情况下，由于CP上升沿到达后G4的输出将G3封锁，所以不要求输入信号继续保持不变，故输入高电平信号的保持时间tHH=0。
3、传输延迟时间
从CP上升沿到达时开始计算，输出由高电平变为低电平的传输延迟时间tPHL和由低电平变为高电平的传输延迟时间tPLH分别是:tPHL=3tpdtPLH=2tpd。
4、最高时钟频率：为保证由门G1～G4组成的同步RS触发器能可靠地翻转，CP高电平的持续时间应大于 tPHL,所以时钟信号高电平的宽度tWH应大于tPHL。
而为了在下一个CP上升沿到达之前确保门G5和G6新的输出电平得以稳定地建立，CP低电平的持续时间不应小于门G4的传输延迟时间和tset之和，即时钟信号低电平的宽度tWL≥tset+tpd。
参考资料：百度百科-D触发器
74LS175为4 D触发器。1脚为0时，所有Q输出为0，Q非输出为1；9脚位时钟输入端，9脚上升沿将相应的触发器D的电平，锁存入D触发器。
1脚为0时，所有Q输出为0，Q非输出为1；9脚位时钟输入端，9脚上升沿将相应的触发器D的电平，锁存入D触发器。
电路通电后，按下复位按键S，1Q、Q2、Q三、Q4输出高电平。电路进入筹办状态。这时候，假设有按键A被按下，4D的输出将由低酿成高电平，使4Q输输出为高电平经过或门U3A驱动数码管使数码管预示1（选手A的编号），同时使/4Q(4Q非)输出为低电平经过与门U4A输出低电平，此低电平与时钟脉冲经过与非门U2A形成一个上涨沿作为74LS175 CLK的输入。因为74LS175是下降沿触发的，故按下除复位之外的不论什么的按键都将不会发生电路状态的变化，即输入被锁定。达到了既定的功能方针。
