三态门使能端输入无效信号时，电路外部向内部看呈高阻状态，那么高阻状态在极限状态是什么状态？
2个回答
展开全部
D.隔离状态
一般教材上有三态与非门的内部电路图，输出端是上面接一个晶体管的e极，下面连接另一晶体管的c级。当输出高电平时，上面接电源正极的晶体管饱和导通，上面的晶体管e极电位接近正电源，所以输出高电平。当输出低电平时，下面接地的晶体管饱和导通，下面的晶体管c极电位接近e极接地的电位，所以输出为低电平。
当使能端输入无效信号时，上面和下面的晶体管都截止，处于高阻状态，在极限状态时，输出端相当于接了无穷大的电阻，如同开路一样，即隔离状态。
悬空状态和高阻状态（隔离状态）的区别：
悬空状态专用于芯片引脚外部不接信号，没有外接电路。
高阻状态（隔离状态）是芯片引脚内部集电极（或漏极）开路，芯片引脚外部可以接有电路。
一般教材上有三态与非门的内部电路图，输出端是上面接一个晶体管的e极，下面连接另一晶体管的c级。当输出高电平时，上面接电源正极的晶体管饱和导通，上面的晶体管e极电位接近正电源，所以输出高电平。当输出低电平时，下面接地的晶体管饱和导通，下面的晶体管c极电位接近e极接地的电位，所以输出为低电平。
当使能端输入无效信号时，上面和下面的晶体管都截止，处于高阻状态，在极限状态时，输出端相当于接了无穷大的电阻，如同开路一样，即隔离状态。
悬空状态和高阻状态（隔离状态）的区别：
悬空状态专用于芯片引脚外部不接信号，没有外接电路。
高阻状态（隔离状态）是芯片引脚内部集电极（或漏极）开路，芯片引脚外部可以接有电路。
本回答被提问者和网友采纳
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
展开全部
D
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
推荐律师服务：
若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询
