Question

FPGA用什么语言编写好。

Answer 1

一般可以使用VERILOG 或者VHDL编写。
其实两种语言的差别并不大，他租桥们的描述能力也是类似的。掌握其中一种语言以后，可以通过短期的学习，较快的学会另一种语言。 选择何种语言主要还是看周围人群的使用习惯，这样可以方便日后的学习交流。当然，如果您是专用集成电路（ASIC）设计人员，则必须首先掌握verilog，因为在IC设计领域，90％以上的公司都是采用verilog进行IC设计。对于PLD/FPGA设计者而言，两种语言可以自由选择。乎岩
设计人员通过计算机对HDL语言进行逻辑仿真和逻辑综合，方便高效地设计数字电路及其产品。
其实，从个人感觉上来讲，verilog比较容易理解和学习，也比较灵活，但是正是由于其代码的随意性，如果应用不熟练程序很可能会有较多bug，需要慢慢调试。而VHDL作为早期美国军方设计的语言，追求其完备性和规则的严密性，用它可以避免很多程序BUG的发生，但是相对的，代码编写弊顷猛量也会较大。

Answer 2

一般可以使用VERILOG 或者VHDL编写。
其实两种语言的差别并不大，他们的描述能力也是类似的。掌握其中一种语言以后，可以通过短期的学习，较快的学会另一种语言。 选择何种语言主要还是看周围人群的使用习惯，这样可以方便日后的学习交流。当然，如果您是专用集成电路（ASIC）设计人员，则必须首先掌握verilog，因为在IC设计领域，90％腊穗以上的公司都是采用verilog进行IC设计。对于PLD/FPGA设计者而言，两种语言可以自由选择。
设计人员通过计算机对HDL语言进行逻辑仿真和逻辑综合，方便高缓没效地设计数字电路及其产品。
其实，从个人感觉上来轮哪卜讲，verilog比较容易理解和学习，也比较灵活，但是正是由于其代码的随意性，如果应用不熟练程序很可能会有较多bug，需要慢慢调试。而VHDL作为早期美国军方设计的语言，追求其完备性和规则的严密性，用它可以避免很多程序BUG的发生，但是相对的，代码编写量也会较大。
欢迎追问~

Answer 3

相对而言欧洲方面多用VHDL，特点是逻辑严谨、慎密好铅
而中袜销verilog则是美国用的较多，特点是语卖游法上更灵活一些
语法构成方面都差别不大，一般都是通用的
两者相较VHDL编写的程序可能看上去会臃肿一些，但是对于后续的调试和修改会更方便一些
建议初学从VHDL入手，进阶兼顾Verlilog，相互对比着学习，更有利于程序的理解和编写

Answer 4

vhdl and verilog

Answer 5

我觉得verilog不错