VHDL 看资料if 后必须加 else 为什么
比如if(RSTART='1')thenrecever_en<='1';endif;会产生什么...
比如 if(RSTART='1')then
recever_en<='1';
end if;
会产生 什么 展开
recever_en<='1';
end if;
会产生 什么 展开
1个回答
展开全部
产生锁存器
D锁存器
D锁存器
本回答由提问者推荐
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
推荐律师服务：
若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询
