Question

Error: (vlog-7) Failed to open design unit file "D:/Xilinx/verilog/src/glbl.v" in read mode求解决

Answer 1

在modelsim界面，点开work，找到其中相对应的测试文件的名称，然后回到quartus中操作一下步骤：
assignment——setting——simulation——compile test bench ——test benches——新建——将正确测试名称填进去——删除原来的test bench

解决

Answer 2

错误提示很清楚了，就是没法读到这个路径下的文件“D:/Xilinx/verilog/src/glbl.v”

去这个目录下，把这个文件拷出来，自己建一个目录，重新建一个工程。

如果还不行，确认一下，glbl.v文件是不是只读存档，如果是，把这些属性去掉。

Answer 3

文件路径不对，或者文件不存在，找到glbl.v文件放到指定文件下

Answer 4

解决了，其实真的就是路径不对，我是中间少了个路径文件夹