FPGA中如何在电平变化时赋值

 我来答
ppc68
2012-03-12 · TA获得超过581个赞
知道小有建树答主
回答量:1257
采纳率:100%
帮助的人:782万
展开全部
不就放敏感信号表里不成么
更多追问追答
追问
这是没完成之前的,完成之后的是低电平的时候给DATA赋值13,高电平给DATA赋值6,实际上就是给低频脉宽计数。
追答
那就需要抓沿了,抓到上升沿DATA赋值6,下降沿DATA赋值13
本回答被提问者采纳
已赞过 已踩过<
你对这个回答的评价是?
评论 收起
收起 1条折叠回答
推荐律师服务: 若未解决您的问题,请您详细描述您的问题,通过百度律临进行免费专业咨询

为你推荐:

下载百度知道APP,抢鲜体验
使用百度知道APP,立即抢鲜体验。你的手机镜头里或许有别人想知道的答案。
扫描二维码下载
×

类别

我们会通过消息、邮箱等方式尽快将举报结果通知您。

说明

0/200

提交
取消

辅 助

模 式