如何分配xilinx fpga ddr3管脚 我来答 1个回答 #热议# 空调使用不当可能引发哪些疾病？ 麟鳯亀龍 2016-08-10 知道答主 回答量：12 采纳率：100% 帮助的人：1.3万 我也去答题访问个人页 关注 展开全部 ddr3的管脚分配是基于哪些管脚属于哪个区域，根据你自己的接口设计啊。可以参考ML605板卡的DDR3的管脚分配设计。去官网应该能找到相关资料 已赞过 已踩过< 你对这个回答的评价是？ 评论 收起 收起 1条折叠回答 推荐律师服务： 若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询 其他类似问题 2017-02-17 在ise中怎么分配管脚 13 2016-07-02 xilinx ddr3 bank怎么设置 1 2017-09-13 xilinx 的FPGA Vertex 5的时钟分配是怎么回事？GC 管脚和CC管脚具体指什么意思？ 15 2014-12-02 (FPGA)Xilinx的Nexys2开发板时钟管脚分配问题(verilog) 2016-08-06 DDR3芯片上的管脚地址线与在DDR3 IP 核生成MIG工具中地址不一致 1 2017-11-07 fpga大牛看过来，用ise的mig生成的ddr3 ip核可以对ddr3单独一块芯片进行控制吗？ 2017-09-05 xilinx FPGA 产生时钟模块，为什么采用一对差分全局时钟管脚输入？ 7 2017-10-30 xilinx fpga需要制定flash引脚吗 更多类似问题 > 为你推荐：
