verilog语言中的begin :BLOCK_A是什么意思啊!看不明这个啊,求高手
展开全部
if(***)
begin :BLOCK_A
XXXX
XXXX
end
else
begin : BLOCK_B
XXXX
XXXX
end
意思是:
第一个begin/end内的模块命名为BLOCK_A
第二个begin/end内的模块命名为BLOCK_B
做区分用,
一般情况下,可以不对begin/end命名。
begin :BLOCK_A
XXXX
XXXX
end
else
begin : BLOCK_B
XXXX
XXXX
end
意思是:
第一个begin/end内的模块命名为BLOCK_A
第二个begin/end内的模块命名为BLOCK_B
做区分用,
一般情况下,可以不对begin/end命名。
本回答被提问者和网友采纳
已赞过
已踩过<
评论
收起
你对这个回答的评价是?
展开全部
类似命名空间
在里面命名的变量只能里面使用
在里面命名的变量只能里面使用
已赞过
已踩过<
评论
收起
你对这个回答的评价是?
推荐律师服务:
若未解决您的问题,请您详细描述您的问题,通过百度律临进行免费专业咨询