QuartusIi软件，整体代码都是用VHDL语言写的，但是现在有一个模块是用verilog写的。
如何在VHDL中例化这个verilog模块？已搞定，直接在VHDL中声明例化即可，和对VHDL模块的操作相同。...
如何在VHDL中例化这个verilog模块？
已搞定，直接在VHDL中声明例化即可，和对VHDL模块的操作相同。 展开
已搞定，直接在VHDL中声明例化即可，和对VHDL模块的操作相同。 展开
1个回答
展开全部
例化 或者 bdf那样 ）原理图形式做也可以的
本回答由提问者推荐
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
推荐律师服务：
若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询
