影响多处理器计算性能的因素主要有哪些 大数据？
CPU的性能和速度取决于时钟频率（一般以赫兹或千兆赫兹计算，即与Ghz）和每周期可处理的指令（IPC），两者合并起来就是每秒可处理的指令（IPS）。
IPS值代表了CPU在几种人工指令序列下“高峰期”的运行率，指示和应用。而现实中CPU组成的混合指令和应用，可能需要比IPS值显示的，用更长的时间来完成。而内存层次结构的性能也大大影响中央处理器的性能。
通常工程师便用各种已标准化的测试去测试CPU的性能，已标准化的测试通常被称为“基准”（Benchmarks）。如SPECint，此软仵试图模拟现实中的环境。测量各常用的应用程序，试图得出现实中CPU的绩效。
提高电脑的处理性能，亦使用多核心处理器。原理基本上是一个集成电路插入两个以上的个别处理器（意义上称为核心）。在理想的情况下，双核心处理器性能将是宏内核处理器的两倍。
然而，在现实中，因不完善的软件算法，多核心处理器性能增益远远低于理论，增益只有50％左右。但增加核心数量的处理器，依然可增加一台计算机可以处理的工作量。
这意味着该处理器可以处理大量的不同步的指令和事件，可分担第一核心不堪重负的工作。有时，第二核心将和相邻核心同时处理相同的任务，以防止崩溃。
扩展资料：
中央处理器工作原理
CPU的主要工作原理，不管它的外观如何，都是执行存储在一个叫做程序的程序中的一系列指令。这里讨论的设备遵循常用的vonNeumannarchitecture。程序以一系列数字的形式存储在计算机内存中。几乎所有冯·诺伊曼的cpu都要分四个阶段工作：提取、解码、执行和回写。
在第一阶段，从程序存储器中提取和检索指令（用于一个数字或一系列数字）。程序内存的位置由一个程序计数器指定，该程序计数器保存一个标识当前程序位置的数值。
换句话说，程序计数器在当前程序中跟踪CPU。指令被提取后，PC机根据指令的长度增加存储单元。指令提取常常需要从相对较慢的内存中查找，这导致CPU等待指令被发送进来。这个问题主要在现代处理器的缓存和流水线架构中得到解决（见下文）。
CPU根据从内存中提取的指令来决定它的执行行为。在解码阶段，指令被分解成有意义的片段。根据CPU的指令集架构（ISA）的定义将数值解释为指令。
指令值的一部分是指示要执行哪些操作的操作数。其他值通常为指令提供必要的信息，比如加法操作的目标。这种操作的目标可以提供一个常数值（即一个立即值），或者一个空间的可寻址值：一个寄存器或一个内存地址，由寻址模式决定。
在旧的设计中，CPU的指令译码部分是一个不可变的硬件设备。然而，在许多抽象而复杂的cpu和ISAs中，一个微程序经常被用来帮助将指令转换成各种形式的信号。这些微程序通常可以在已完成的CPU中重写，以便更容易地更改译码指令。
在提取和解码阶段之后，接下来是执行阶段。在此阶段，您将连接到能够执行所需计算的各种CPU部件。例如，如果需要一个加法操作，算术逻辑单元将连接到一组输入和一组输出。输入提供要添加的值，输出将包含和结果。
ALU包含一个电路系统，在输出端执行简单的通用和逻辑操作（如加法和位操作）。如果加法操作产生的结果太大，CPU无法处理，则可以在标志寄存器中设置溢出标志（请参阅下面的数值精度讨论）。
最后一个阶段，写回，只是以一种格式写回执行阶段的结果。结果通常被写入到CPU内的寄存器中，以便后续指令快速访问。在其他情况下，结果可能写得更慢，比如在更大更便宜的主存中。某些类型的指令操作程序计数器而不直接产生结果数据。
这些通常被称为“跳转”，并带来循环行为、条件执行（通过跳过条件）和函数［跳转］到您的程序。许多指令也改变标志寄存器的状态位。这些标志可以用来影响程序行为，因为它们通常显示各种结果。
例如，使用“比较”指令确定两个值的大小，并根据比较结果在标志寄存器中设置一个值。这个标志可以被随后的跳转指令用来确定程序的方向。
在执行指令并写回结果数据后，程序计数器的值将递增，重复整个过程，下一个指令周期将正常提取下一条顺序指令。
如果跳转指令完成，程序计数器被修改为跳转指令的地址，程序继续正常执行。许多复杂的cpu可以同时提取多条指令，对其进行解码并同时执行。本节通常指的是“经典RISC管道”，它实际上在使用简单cpu（通常称为微控制器）的许多电子设备中迅速流行起来。
希卓
2024-10-17 广告
