verilog语言的问题，我在verilog语言中定义一个reg变量不做赋值，在仿真的时候应该是xxx为什么是0呢？？
1个回答
展开全部
这跟软件是有差异的，做仿真的话建议还是用modesim
本回答由提问者推荐
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
推荐律师服务：
若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询
类别
我们会通过消息、邮箱等方式尽快将举报结果通知您。
说明
0/200
