Question

VHDL 问题 求帮助

process(clk4)is
variable i:integer;

begin

for i in 3 downto 0 loop
case i is
when 3 =>a<=count;
when 2 =>a<=count1;
when 1 =>a<=count2;
when 0 =>a<=count3;
when others=>a<=0;
end case;
...
其中 count1，count2 count3 都是signal integer
这样写有问题吗？
a也是signal integer

Answer 1

应该是错的，实数定义时就得给定范围，如variable i:integer range 0 to 3;
其他应该没有问题。

追问

谢谢 我能顺便问你一下这个warning：Found combinational loop of 2 nodes
怎么解决吗