VHDL语言中 BEGIN、END、IF、ELSE、ELSIF是怎么用的啊? 高手详解(通俗易懂)。谢谢!!!

 我来答
匿名用户
推荐于2017-09-16
展开全部
begin时开始的意是,用在结构体中,进程下面也要有begin,end是结束的意思,实体,结构体及其他的歼皮迟语句都需要在尾端用END来结束,if,else,elsif都是顺序描述语句if语句里面
单分支if语句
if 条件 then
顺序语句;
end if;
二分支if语句
if 条件 then
顺序语句;
else
顺序语句;
end if;
多分支if语句
if 条件1 then
顺序语句;氏李
elsif 条件2 then
顺序语句;握铅
......
else
顺序语句;
end if;
推荐律师服务: 若未解决您的问题,请您详细描述您的问题,通过百度律临进行免费专业咨询

为你推荐:

下载百度知道APP,抢鲜体验
使用百度知道APP,立即抢鲜体验。你的手机镜头里或许有别人想知道的答案。
扫描二维码下载
×

类别

我们会通过消息、邮箱等方式尽快将举报结果通知您。

说明

0/200

提交
取消

辅 助

模 式