FPGA中使用PLL所能达到的最大输出频率
在quartus中使用altpll这个ip核，其所能输出的最大频率是由什么决定的。在配置altpll时没有报错，但是在综合报告的Fmax中却显示其输出最大频率只能为120...
在quartus中使用altpll这个ip核，其所能输出的最大频率是由什么决定的。在配置altpll时没有报错，但是在综合报告的Fmax中却显示其输出最大频率只能为120MHZ左右（实际上已经将频率倍频至150M），这连个哪个可信，而且后面在对时钟约束后，Fmax summary中有没有了关于PLL输出的限制，这是怎么回事
我用的是cyclone 3系列 展开
我用的是cyclone 3系列 展开
展开全部
cyclone 3跑150M应该可以的，以前跑过184.32MHz也是可以的，
Fmax表示当前你的逻辑综合后，最多只能跑120MHZ，PLL输出可以到150MHz，然后给到你只能跑120MHz的逻辑，当然肯定是不行的了。
想办法修改你的代码，让它能跑到150MHz以上，才行的。
我邮箱keyboard660@163.com，可以多交流
Fmax表示当前你的逻辑综合后，最多只能跑120MHZ，PLL输出可以到150MHz，然后给到你只能跑120MHz的逻辑，当然肯定是不行的了。
想办法修改你的代码，让它能跑到150MHz以上，才行的。
我邮箱keyboard660@163.com，可以多交流
更多追问追答
追问
哦，原来是这样啊，在quartus中调用modelsim进行gatelevel simulation出现如下错误，请问您碰到过吗？而且错误是随着仿真所采用的频率改变的
追答
说你的hold时间不满足要求，也就是时序不满足要求。修改代码吧。
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
上海上恒
2024-02-18 广告
滤波器的主要参数（Definitions）：中心频率（Center Frequency）：滤波器通带的频率f0，一般取f0=（f1+f2）/2，f1、f2为带通或带阻滤波器左、右相对下降1dB或3dB边频点。窄带滤波器常以插损很小点为中心频...
点击进入详情页
本回答由上海上恒提供
推荐律师服务：
若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询
|
广告 您可能关注的内容 |
