verilog modelsim 仿真的问题 例如我要仿真一个模块,功能为: 来一个时钟adder

verilogmodelsim仿真的问题例如我要仿真一个模块,功能为:来一个时钟adder就加一.....但问题就是仿真的时候adder的初值我要设置为0....如何做呢... verilog modelsim 仿真的问题
例如我要仿真一个模块,功能为: 来一个时钟adder 就加一.....但问题就是仿真的时候adder的初值我要设置为0....如何做呢? adder又不是引脚,所以例化不了>>>
我已经知道了只需要在Verilog文件中加上需要在仿真时候的的初始值即可...
之前我还以为只能在testbech文件中写仿真呢.
展开
 我来答
百度网友e301c72
推荐于2016-06-13 · TA获得超过1474个赞
知道小有建树答主
回答量:564
采纳率:100%
帮助的人:543万
展开全部
在定义adder 的时候

这样写
reg [7:0] adder = 0;
本回答被提问者和网友采纳
已赞过 已踩过<
你对这个回答的评价是?
评论 收起
推荐律师服务: 若未解决您的问题,请您详细描述您的问题,通过百度律临进行免费专业咨询

为你推荐:

下载百度知道APP,抢鲜体验
使用百度知道APP,立即抢鲜体验。你的手机镜头里或许有别人想知道的答案。
扫描二维码下载
×

类别

我们会通过消息、邮箱等方式尽快将举报结果通知您。

说明

0/200

提交
取消

辅 助

模 式