Altera Quartus II在综合之后怎么查看综合的逻辑门?

就是比如我用HDL写了一个加法器电路,怎么样才能查看Quartus综合出的组成它的逻辑门?... 就是 比如我用HDL写了一个加法器电路,怎么样才能查看Quartus综合出的组成它的逻辑门? 展开
 我来答
happy21cn001
2016-05-23 · TA获得超过468个赞
知道小有建树答主
回答量:226
采纳率:75%
帮助的人:85.8万
展开全部

工程文件编译好,代码跑通无错误后,双击Tasks栏里面的Compile Design-->Analysis & Synthesis-->Netlist Viewers-->RTL Viewer

如图所示:

浙江启扬智能科技有限公司
2019-05-20 广告
1、实现网络互联:硬件上提供各种网络通讯接口,传统的单片机对于网络支持不足,而新一代的嵌入式CPU已经开始内嵌网络接口,除了支持TCP/IP协议,还有的支持IEEE1394、USB、CAN、Bluetooth或IrDA通信接口中的一种或者几... 点击进入详情页
本回答由浙江启扬智能科技有限公司提供
班丘元绿36
2016-05-23 · TA获得超过694个赞
知道小有建树答主
回答量:810
采纳率:100%
帮助的人:217万
展开全部
选择模块,鼠标右键,view RTL视图,好像就是这个样子。
已赞过 已踩过<
你对这个回答的评价是?
评论 收起
推荐律师服务: 若未解决您的问题,请您详细描述您的问题,通过百度律临进行免费专业咨询

为你推荐:

下载百度知道APP,抢鲜体验
使用百度知道APP,立即抢鲜体验。你的手机镜头里或许有别人想知道的答案。
扫描二维码下载
×

类别

我们会通过消息、邮箱等方式尽快将举报结果通知您。

说明

0/200

提交
取消

辅 助

模 式