FPGA开发中的VHDL语言与Verilog HDL语言那个好学？各有什么优缺点？
4个回答
展开全部
相对来说，VHDL更加严谨、灵活性较差，但容易入手；verilog的话相对比较灵活，适合大型开发，但是在编译时比不上VHDL。现在来说，学校教学一般使用VHDL，但是公司用的多的还是verilog。
建议初学者使用VHDL，学到一种严谨的习惯，再学verilog就相对简单。
建议初学者使用VHDL，学到一种严谨的习惯，再学verilog就相对简单。
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
意法半导体(中国)投资有限公司
2023-06-12 广告
单片机，即单片微控制器，也称为单片微型计算机，是将中央处理器（CPU）、存储器（ROM，RAM）、输入/输出接口和其他功能部件集成在一块 在一个小块的集成电路上，从而实现对整个电路或系统的数字式控制。单片机不是完成某一个逻辑功能的芯片，而是...
点击进入详情页
本回答由意法半导体(中国)投资有限公司提供
展开全部
一般来说现在工作上用verilog和用vhdl都没有硬性要求，而且现在的开发软件都可以兼容两种语言共同开发。建议先学习verilog，因为比较容易上手，而且很灵活，基本上常用的电路都能描述出来，等到能灵活运用verilog之后，有时间的话也可以学一下vhdl，毕竟以后同事可能会有用vhdl的，一起开发调试，有必要懂得这个。至于什么优点缺点，其实各有千秋吧，不能简单的说某个语言在某个方面有优势。具体还有什么问题，可以追问
本回答被网友采纳
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
展开全部
我的理解：如果你学过C，那么Verilog HDL语言更容易上手，它们很相似的，如果没有那这两种语言都差不多，我一直用VHDL做项目，这种语言结构严谨，基本编译通过就能生成电路，适合做大型的设计，而这些特点正是Verilog HDL语言所欠缺的，再说语言只是一个工具，入门都比较容易，关键是你的逻辑思维能力，如何用语言去实现一些算法
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
展开全部
其实都差不多
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
更多回答（2）
推荐律师服务：
若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询
