Question

fpga 中时钟源引脚 清零引脚 输入引脚是那些？

Answer 1

使用FPGA时，时钟接在专门的时钟引脚上，资料上会说哪个是始终引脚（始终引脚会有多个，一般用一个就够了）。芯片资料上上还会说那些事IO引脚，这些IO引脚既可以当做输入引脚用，也可以当做输出引脚用，它们是双向的。
提出这样的问题，可见你对fpga很是陌生，不要只看书上的理论知识，找个例子看人家是怎么使用的，是怎么达到自己所要的效果的。只需看懂一个例子，你就不会再问这些问题了。
祝进步！！

Answer 2

不同的FPGA不一样呀。这个要看器件手册才能知道。而且一般的FPGA的时钟源比较固定，只指全局时钟输入，清零引脚一般也用全局时钟。其它的管脚除了电源和地以及配置脚，都可以做为输入脚，当然，全局时钟输入也可以做为输入脚。

Answer 3

如果你是开发板或者实验箱的话，那需要看出品公司的手册，如果是自己单干的话需要看你用什么芯片，再在官网下载该系列的handbook，查看引脚功能再定义，你没说什么芯片，所以不清楚你得怎么分配。如果你是新手的话，建议可以先不纠结这些问题，到了你要走到适配、时序分析、下载的时候再定义吧，有问题再追问吧