EDA的高手帮忙看下这个程序VHDL语言写的,不知道哪错了, 40

程序源码:一个简单的3——8译码器:LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.A... 程序源码:一个简单的3——8译码器:
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY ymq IS
PORT(a,b,c : IN STD_LOGIC;
y0,y1,y2,y3,y4,y5,y6,y7 : OUT STD_LOGIC);
END ymq;
ARCHITECTURE bd OF ymq IS

SIGNAL y:STD_LOGIC_VECTOR(7 DOWNTO 0);
SIGNAL q:STD_LOGIC_VECTOR(2 DOWNTO 0);
BEGIN
q<=a&b&c;
y<=y7&y6&y5&y4&y3&y2&y1&y0;
PROCESS(q)
BEGIN

y<="11111110" WHEN q="000" ELSE
"11111101" WHEN q="001" ELSE
"11111011" WHEN q="010" ELSE
"11110111" WHEN q="011" ELSE
"11101111" WHEN q="100" ELSE
"11011111" WHEN q="101" ELSE
"10111111" WHEN q="110" ELSE
"01111111" WHEN q="111" ELSE
"11111111";

END PROCESS;
END bd;
展开
 我来答
熊金焱
2012-06-06 · 超过15用户采纳过TA的回答
知道答主
回答量:51
采纳率:100%
帮助的人:41.7万
展开全部
再来一个信号...不能对输出的作为输入。。或者改为inout。。。buffer之类的。。最好在用信号。。
已赞过 已踩过<
你对这个回答的评价是?
评论 收起
Love冯博
2012-06-03 · 超过14用户采纳过TA的回答
知道答主
回答量:103
采纳率:0%
帮助的人:44.2万
展开全部
& 是并置符 输出分开写应该就好了
追问
这位高手,还是不太懂诶!为什么不能并置作为字符串呢?
已赞过 已踩过<
你对这个回答的评价是?
评论 收起
推荐律师服务: 若未解决您的问题,请您详细描述您的问题,通过百度律临进行免费专业咨询

为你推荐:

下载百度知道APP,抢鲜体验
使用百度知道APP,立即抢鲜体验。你的手机镜头里或许有别人想知道的答案。
扫描二维码下载
×

类别

我们会通过消息、邮箱等方式尽快将举报结果通知您。

说明

0/200

提交
取消

辅 助

模 式