Question

ISE 仿真总是出不来波形图，是不是哪里的设置出问题了？情况如下图所示：

在线等回答 麻烦大家了~~

Answer 1

大哥，你的时钟呢，难道你做的是组合逻辑电路吗?如果是时序逻辑，你的stimuli在哪呢?还要记得仿真不是针对你的实体，而是针对你的整体(包括你的Testbench)。把你的信号向量展开然后再截图吧，这样清晰一些。

追问

只是简单的顺序代码 ， 不需要添加时钟频率吧？（ps：还要记得仿真不是针对你的实体，而是针对你的整体(包括你的Testbench)。是什么意思？） 信号量展开后啥也没有....

追答

你写好了vhdl文件以后，需要综合对吧。综合完后并不能立刻仿真，需要编写你的驱动，就是所谓的Testbench，不然你的输入的驱动源从哪里来呢。