Question

如何用74LS161来实现7进制的计数器电路图？

Answer 1

可以用同步4位二进制加法计数器74LS161、三输入与非门74LS10、4511、共阴七段数码LED显示器来实现七进制的计数器。具体实现方法如下：

首先要知道74LS161是4位二进制同步计数器，该计数器能同步并行预置数据，具有清零置数，计数和保持功能，具有进位输出端，可以串接计数器使用。

从初始状态开始，七进制的计数器有效循环状态有0000、0001、0010、0011、0100、0101、0110七个。其最后一个，在下一个状态所对应的数码是：0111。

利用74LS161的异步清零(低电平有效)功能，根据反馈清零法，可以得到74LS161所实现的七进制计数器电路图：（例图是通过仿真软件所绘制的电路仿真原理图）

扩展资料：

74LS161是常用的四位二进制可预置的同步加法计数器，它和74HC161功能一样，只不过74HC161是CMOS型，而74LS161是TTL型。74LS161可以灵活的运用在各种数字电路，以及单片机系统中实现分频器等很多重要的功能。

74LS161的主要功能如下：

1、异步清零功能：当输入端CLR的反为零时，不论有无时钟脉冲CLK和其他信号输入，计数器被清零，即输出端Qd~Qa都为0。

2、同步并行置数功能：当输入端CLR的反=1，LOAD的反=0时，在输入时钟脉冲CLK上升沿的作用下，并行输入的数据dcba被置入计数器，即输出端Qd~Qa=dcba。

3、计数功能：当输入端LOAD的反=CLR的反=ENP=ENT=1，当CLK端输入计数脉冲时，计数器进行二进制加法计数

4、保持功能：当输入端LOAD的反=CLR的反=1时，且ENP和ENT中有”0“时，则计数器保持原来状态不变。

参考资料来源：百度百科-74HC161

Answer 2

1、首先找到一块74LS195芯片，将其J、K输入端连接到一起，将R、LOAD端连接高电平，将CP端连接脉冲信号，再将输出端从左到右、从上到下编号为Q0、Q1、Q2、Q3，如图所示。

2、运用上面公式算出i=3，所以将Q2和Q3连接与非门反馈至J、K输入端，如图所示。

扩展资料

一个 16 进制计数器，最大计数值是 1111 ，相当于十进制数 15 。需要计数的脉冲加到最低位触发器的 CP 端上，所有的 J 、 K 端都接高电平 1 ，各触发器 Q 端接到相邻高一位触发器的 CP 端上。 J—K 触发器的特性表告诉我们：当 J=1 、 K=1 时来一个 CP ，触发器便翻转一次。

在全部清零后，第 1 个 CP 后沿，触发器 C0 翻转成 Q0=1 ，其余 3 个触发器仍保持 0 态，整个计数器的状态是 0001 。 

第 2 个 CP 后沿，触发器 C0 又翻转成“ Q0=0 ， C1 翻转成 Q1=1 ，计数器成 0010 。到第 15 个 CP 后沿，计数器成 1111 。可见这个计数器确实能对 CP 脉冲计数。

Answer 3

74LS161是4位2进制可预置同步计数器。

要做7进制计数，最大值是6（0110），数据端置0，取161输出6取反，去控制置数端（9脚），161会等到下一个时钟脉冲才置入数据，完成溢出归零控制。

Answer 4

161是4位2进制可预置同步计数器。要做7进制计数，最大值是6（0110），数据端置0，取161输出6取反，去控制置数端（9脚），161会等到下一个时钟脉冲才置入数据，完成溢出归零控制。
http://wenku.baidu.com/view/fd8dfc2d915f804d2b16c150.html
其他控制端、输入端接地或接电源你看资料的真值表。

PE' = ( Qd‘ Qc Qb Qa ’ ) ' ，PE是低电平有效，括号内的表达式要取反，' 表示反相。

Answer 5

如图所示：