Question

在用VHDL编写一段程序之后，quartus里编译不通过，错误Error (10500)，如何才能编译通过，求解，先谢过了

程序如下：
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY CPLDCIS IS
PORT(CLK,P_EN,L_EN:IN STD_LOGIC;
CNT,AD_EN,CIS_SI:OUT STD_LOGIC);
END;
ARCHITECTURE bhv OF CPLDCIS IS
BEGIN
process(clk)
begin
if P_EN ='1' then
CNT<='0';
AD_EN<='1';
CIS_SI<='0';
elsif (CLK'event and CLK ='1') then
if L_EN ='1' then CNT<=1;
elsif CNT=647 or CNT=0 then CNT<=0;
else CNT<=CNT+1; end if;
if CNT=2 then CIS_SI <=1;
else CIS_SI <=0;end if;
if CNT>=64 and CNT<=640 then AD_EN<=0;
else AD_EN<=1;
end if;
end if;
end process;
end bhv;

Answer 1

后面写的很乱，CNT是八值逻辑输出端口，不能将整数赋值给它，也不能拿它来判断大小和自加一，可以定义一个信号或变量来完成。

Answer 2

三年没看这东西，不过我觉得中间的循环有问题，我看着有点糊涂，您在认真看看，可以自己花个图一般就很容易写了，这个应该是个很基本的VHDL的程序

追问

自己感觉好像是没啥问题，如果您能指点一下那就更好了