怎样实现8位并行数据输入，转换成4为并行数据输出？用Verilog 或VHDL程序实现，急，谢谢 希望给个参考程序啊，输出时钟应该是是输出时钟的二分频么，新手，谢谢大家... 希望给个参考程序啊，输出时钟应该是是输出时钟的二分频么，新手，谢谢大家 展开 我来答 可选中1个或多个下面的关键词，搜索相关资料。也可直接点“搜索资料”搜索整个问题。 verilog 并行 数据输入 vhdl 搜索资料 1个回答 #热议# 什么是淋病？哪些行为会感染淋病？ sxmman 2012-06-19 · TA获得超过146个赞 知道答主 回答量：91 采纳率：100% 帮助的人：85万 我也去答题访问个人页 关注 展开全部 输出时钟应该是输入时钟的2倍如果不这样的话，那就利用输入时钟的两个沿进行输出控制。 本回答被提问者采纳 已赞过 已踩过< 你对这个回答的评价是？ 评论 收起 推荐律师服务： 若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询 其他类似问题 2017-12-31 为了把串行输入的数据转换成并行输出的数据,可以使用? 9 2017-12-15 求用VHDL语言写并行输入转同步串行输出程序和仿真 2018-04-13 用51单片机实现8位并行数据转为串行数据的C程序 6 2018-01-07 如何用430将串行数据转成并行数据输出 2013-01-22 一个四位串行数据,输入四位移位寄存器,时钟脉冲频率为1KHz,经过多长时间可转换为4位并行数据输出？ 71 2014-01-12 一个8位串行数据，输入8位移位寄存器，时钟频率1KHz，经过多少ms转化为8位并行数据，多少ms实 13 2017-12-15 串行接口中，并行数据和串行数据转换的实现是用的移位寄存器还是A/D转换器？ 14 2017-04-02 verilog中，串行输入八个12位的数据，请问如何将这八个12位的数据并行输出？ 1 更多类似问题 > 为你推荐：
