Question

我想用verilog做一个ROM，怎么还要初始化啊，初始化是干什么的；不能直接调用核例化吗，请高手指点。我只想

做一个ROM ,里面只存放这些数据：
case (address)

2'h0 : q<=2'h0;
2'h1 : q<=2'h1;
2'h2 : q<=2'h9;
2'h3 : q<=2'he;
2'h4 : q<=2'hd;
2'h5 : q<=2'hb;
2'h6 : q<=2'h7;
2'h7 : q<=2'h6;
2'h8 : q<=2'hf;
2'h9 : q<=2'h2;
2'ha : q<=2'hc;
2'hb : q<=2'h5;
2'hc : q<=2'ha;
2'hd : q<=2'h4;
2'he : q<=2'h3;
2'hf : q<=2'hd;
请高手指点

Answer 1

http://wenku.baidu.com/view/9a7721146c175f0e7cd137fa.html
不知道你的问题解决了没，，这个文章教你怎么生成 .hex
我现在是生成了rom，不知道怎么用。 请问，是不是在写程序时 **.v，把生成的 rom.v模块在 **.v 中例化一下就好了，
http://zhidao.baidu.com/question/935674347210698292.html
这是我的问题，请问，看看能不能帮我解决下，谢谢！

Answer 2

把这些数据做成.hex文件，做rom核的时候存进去。

追问

但是我是用xilinx ISE的，可以说具体些吗，比如如何做成.hex文件

追答

你上网查查.hex文件的格式，用记事本写一个，然后另存为.hex就行。然后你用ISE建个ROM核，将这个文件放里面，然后在做个地址发生器与rom 的地址连在一起，随着地址的变换，数据就会按顺序输出。